Hướng dẫn lựa chọn ADC và DAC cho Hệ thống Thu thập Dữ liệu

Việc lựa chọn bộ chuyển đổi tương tự sang kỹ thuật số (ADC) và bộ chuyển đổi kỹ thuật số sang tương tự (DAC) phù hợp cho hệ thống thu thập dữ liệu ảnh hưởng trực tiếp đến độ chính xác đo lường, chi phí hệ thống và độ tin cậy lâu dài. Các kỹ sư thiết kế thiết bị giám sát công nghiệp, thiết bị kiểm tra hoặc hệ thống điều khiển chính xác phải đối mặt với các quyết định quan trọng về độ phân giải, tần số lấy mẫu, cấu hình đầu vào và giao thức giao diện — những lựa chọn ảnh hưởng đến cả thành công thiết kế lần đầu tiên và khả năng mở rộng sản xuất. Hướng dẫn này đề cập đến các tiêu chí lựa chọn cốt lõi, các đánh đổi kiến trúc và các cân nhắc thiết kế thực tế quyết định liệu hệ thống thu thập dữ liệu của bạn có đạt được mục tiêu hiệu suất hay không.

Mục lục

1. Hiểu các nguyên tắc cơ bản của ADC và DAC trong thu thập dữ liệu
2. [Thông số kỹ thuật chính: Độ phân giải, Tốc độ và SNR] (Thông số #key)
3. [Lựa chọn kiến trúc ADC: SAR so với Sigma-Delta so với Pipeline] (kiến trúc #adc)
4. [Lưu ý đa kênh: Lấy mẫu đa kênh so với lấy mẫu đồng thời] (#multi kênh)
5. [Lựa chọn DAC cho Điều khiển và Tạo tín hiệu] (lựa chọn #dac)
6. [Tiêu chuẩn giao diện và tích hợp hệ thống] (tiêu chuẩn #interface)
7. Câu hỏi thường gặp
8. Kết luận

1. Hiểu về các nguyên tắc cơ bản của ADC và DAC trong Thu thập Dữ liệu

Hệ thống thu thập dữ liệu kết nối thế giới analog và kỹ thuật số, chuyển đổi các phép đo vật lý thành dữ liệu số để xử lý, lưu trữ và phân tích. ADC đóng vai trò là tầng đầu vào, số hóa tín hiệu cảm biến từ cặp nhiệt điện, cảm biến ứng suất, cảm biến gia tốc và các cảm biến khác. DAC cung cấp tầng đầu ra, tạo ra các tín hiệu điều khiển tương tự cho bộ truyền động, bộ điều khiển van hoặc tạo kích thích kiểm tra. Cả hai bộ chuyển đổi đều phải đáp ứng các yêu cầu về độ chính xác, tốc độ và tiếng ồn đặc thù trong khi hoạt động trong giới hạn hệ thống về công suất, chi phí và không gian bo mạch.

Sơ đồ khối hệ thống thu thập dữ liệu hiển thị giai đoạn đầu vào ADC và giai đoạn đầu ra DAC

Chỉ số hiệu suất cơ bản cho bất kỳ bộ chuyển đổi nào là độ phân giải—số lượng mã số rời rạc có sẵn để biểu diễn dải tín hiệu tương tự. ADC 12-bit chia dải đầu vào thành 4.096 bước, trong khi thiết bị 16-bit cung cấp 65.536 bước. Tuy nhiên, độ phân giải đơn thuần không đảm bảo độ chính xác. Độ phân giải hiệu quả phụ thuộc vào tỷ lệ tín hiệu trên nhiễu (SNR), tính phi tuyến tích phân (INL) và tính phi tuyến vi phân (DNL). Số bit hiệu dụng (ENOB) của ADC tính đến nhiễu và méo tiếng trong thế giới thực, thường thấp hơn 1 đến 3 bit so với tiêu chuẩn độ phân giải danh định.

2. Thông số kỹ thuật chính: Độ phân giải, Tốc độ và SNR

Hiểu được mối quan hệ giữa các đặc tả quan trọng của ADC và DAC giúp đưa ra quyết định đánh đổi sáng suốt khi lựa chọn linh kiện. Các tham số này tương tác theo cách ảnh hưởng đến hiệu suất thực tế vượt ra ngoài tiêu đề trên bảng dữ liệu.

Mối quan hệ giữa SNR và ENOB cung cấp cái nhìn sâu sắc về hiệu suất thực tế của bộ chuyển đổi. ENOB được tính như sau: ENOB = (SNR - 1.76) / 6.02. Một ADC 16-bit với SNR 90 dB cung cấp khoảng 14,7 ENOB — nghĩa là gần 1,3 bit bị mất do nhiễu và méo tiếng. Khoảng cách này mở rộng khi tần số lấy mẫu cao hơn, nơi các giới hạn về hiệu suất động trở nên rõ ràng hơn. Theo phân tích kỹ thuật của Analog Devices, việc hiểu ENOB trong điều kiện vận hành cụ thể của bạn giúp tránh việc thiết kế lại tốn kém khi hiệu suất đo được không đạt kỳ vọng.

Biểu đồ thể hiện mối quan hệ giữa độ phân giải ADC và tỷ lệ tín hiệu trên nhiễu

3. Lựa chọn Kiến trúc ADC: SAR vs Sigma-Delta vs Pipeline

Kiến trúc ADC cơ bản quyết định không gian đánh đổi giữa tốc độ - độ phân giải và sức mạnh. Ba kiến trúc chính chiếm ưu thế trong các ứng dụng thu thập dữ liệu, mỗi kiến trúc được tối ưu hóa cho các hồ sơ hiệu năng khác nhau.

Các ADC thanh ghi xấp xỉ (SAR) liên tiếp thực hiện tìm kiếm nhị phân để hội tụ vào giá trị điện áp đầu vào, thường hoàn thành chuyển đổi trong 8 đến 20 chu kỳ xung nhịp. Kiến trúc này chiếm ưu thế trong thu thập dữ liệu đa năng vì nó kết hợp độ phân giải vừa phải (12 đến 18 bit) với tần số lấy mẫu lên đến vài MSPS với mức tiêu thụ điện năng thấp. Bộ chuyển đổi SAR xuất sắc trong các hệ thống đa kênh, nơi nhiều kênh cảm biến chia sẻ một ADC duy nhất vì độ trễ chuyển đổi rất thấp—rất quan trọng đối với các ứng dụng như giám sát nhiệt độ đa điểm hoặc thiết bị kiểm tra tự động. Các ADC SAR hiện đại đạt độ phân giải 16 bit ở 1 MSPS trong khi ENOB vượt quá 15 bit, như đã được chứng minh trong các thiết kế hiệu năng cao gần đây.

Sơ đồ quy trình chuyển đổi xấp xỉ liên tiếp của SAR ADC

ADC Sigma-delta sử dụng lấy mẫu quá mức và tạo hình nhiễu để đẩy nhiễu lượng tử hóa ra ngoài băng thông tín hiệu, sau đó lọc kỹ thuật số để đạt độ phân giải vượt trội. Bộ chuyển đổi sigma-delta 24-bit có thể lấy mẫu quá mức 256 lần, lấy mẫu ở 12,8 MHz để đạt tốc độ đầu ra hiệu dụng 50 kSPS. Kiến trúc này được ưu tiên cho đo lường công nghiệp chính xác, cân đo và điều chỉnh cảm biến khi độ phân giải vượt quá 16 bit và băng thông tín hiệu vẫn dưới 100 kHz. Bộ lọc kỹ thuật số tích hợp cung cấp đồng thời khử răng cưa và khử răng cưa, đơn giản hóa thiết kế giao diện analog. Tuy nhiên, độ trễ nhóm bộ lọc gây ra độ trễ từ mili giây đến hàng trăm mili giây tùy theo tỷ lệ decimation—không phù hợp với các vòng điều khiển thời gian thực cần phản hồi tức thì.

4. Cân nhắc đa kênh: Lấy mẫu đa kênh và Lấy mẫu đồng thời

Hệ thống thu thập dữ liệu thường xuyên giám sát nhiều đầu vào cảm biến — vùng nhiệt độ trong lò, cảm biến biến dạng trên cấu trúc thử nghiệm, hoặc dòng pha trong bộ truyền động động cơ. Việc lựa chọn giữa kiến trúc lấy mẫu đa kênh và đồng thời ảnh hưởng đến số lượng kênh, chi phí hệ thống, độ chính xác pha và hiệu suất tổng thể.

Các hệ thống ghép kênh định tuyến nhiều đầu vào analog qua một ADC duy nhất bằng cách sử dụng bộ ghép kênh analog. Cách tiếp cận này giúp giảm thiểu chi phí và không gian bo mạch, vì một ADC 16-bit thay thế tám bộ chuyển đổi riêng lẻ. Lấy mẫu tuần tự là đủ cho các ứng dụng mà thời gian tương đối giữa các kênh không quan trọng, như giám sát môi trường nơi tất cả nhiệt độ cập nhật ở 1 Hz. Độ lệch giữa các kênh bằng thời gian chuyển đổi theo từng kênh—đối với ADC 1 MSPS quét 8 kênh, các mẫu liên tiếp được cách nhau 1 μs. Độ lệch này không đáng kể khi băng thông tín hiệu dưới 100 Hz nhưng lại gây vấn đề khi đo AC hoặc khi mối quan hệ pha quan trọng.

Sơ đồ thời gian so sánh lấy mẫu tuần tự đa kênh và lấy mẫu đồng thời

Hệ thống lấy mẫu đồng thời sử dụng các ADC chuyên dụng cho mỗi kênh, được kích hoạt bởi một xung nhịp mẫu chung. Tất cả các đầu vào đều được ghi lại chính xác tại cùng một thời điểm, bảo toàn các mối quan hệ pha quan trọng cho đo công suất ba pha, phân tích rung động với nhiều cảm biến gia tốc, hoặc tạo chùm tia trong hệ thống âm học. Theo hướng dẫn ứng dụng của Analog Devices trên hệ thống đa kênh](https://www.analog.com/en/resources/app-notes/design-guidelines-for-highperformance-multichannel-simultaneoussampling-adcs.html), việc lấy mẫu đồng thời là điều thiết yếu khi phân tích thông tin pha giữa các cảm biến trực giao để phát hiện các lỗi như mất cân bằng, lệch căn chỉnh hoặc khuyết tật ổ bi trong máy quay.

Sự đánh đổi về chi phí là đáng kể: một hệ thống lấy mẫu đồng thời 4 kênh cần bốn ADC, bốn tham chiếu điện áp và bốn bộ điều chỉnh tín hiệu, có thể làm tăng gấp đôi hoặc gấp ba chi phí BOM so với phương pháp đa kênh. Tuy nhiên, khoản đầu tư này trở nên hợp lý trong các ứng dụng khi:

• Phải duy trì độ chính xác pha giữa các kênh (phân tích chất lượng công suất, điều khiển động cơ)
• Tín hiệu đầu vào thay đổi nhanh so với thời gian ổn định của bộ ghép kênh (giám sát rung trên 1 kHz mỗi kênh)
• Phải giảm thiểu nhiễu kênh (đo chính xác khi một kênh không thể làm nhiễu kênh khác)
• Cần kích hoạt thời gian thực trên tất cả các kênh (hệ thống phát hiện lỗi)

Giám sát nguồn điện ba pha công nghiệp là ví dụ điển hình cho việc lựa chọn kiến trúc quan trọng. Việc tính toán chính xác công suất và năng lượng đòi hỏi phải đo đồng thời các dạng sóng điện áp và dòng điện trên cả ba pha. Lấy mẫu tuần tự gây ra lỗi pha làm hỏng các phép tính hệ số công suất và phân tích hài hòa. Hệ thống hiệu suất cao cho giám sát đường dây điện tiên tiến tận dụng ADC lấy mẫu đồng thời được thiết kế riêng cho ứng dụng này, đạt được khả năng khớp pha tốt hơn 0,1° giữa các kênh.

5. Lựa chọn DAC cho điều khiển và tạo tín hiệu

Trong khi ADC được chú ý nhiều hơn trong các cuộc thảo luận thu thập dữ liệu, DAC đóng vai trò quan trọng không kém trong đầu ra vòng điều khiển, tạo tín hiệu hiệu chuẩn và điều chỉnh điểm đặt. Tiêu chí lựa chọn DAC khác với yêu cầu của ADC vì trọng tâm ứng dụng chuyển từ đo lường sang tạo và điều khiển tín hiệu.

Các ứng dụng vòng điều khiển ưu tiên thời gian ổn định và tốc độ cập nhật. Bộ điều khiển nhiệt độ vòng kín điều chỉnh công suất bộ sưởi ở 10 Hz có thể sử dụng DAC sigma-delta với thời gian lắng 10 μs, nhưng động cơ servo cập nhật ở 10 kHz yêu cầu dây điện trở hoặc DAC phân đoạn ổn định trong phạm vi 1 μs. Các thông số thời gian ổn định được định nghĩa trong một dải lỗi cụ thể (thường là 0,5 LSB hoặc 1 LSB), và hành vi ổn định — đơn điệu hay vượt quá — ảnh hưởng đến độ ổn định điều khiển.

Dạng sóng thời gian ổn định DAC cho thấy hành vi đơn điệu so với không đơn điệu

Tính đơn hóa rất quan trọng đối với các ứng dụng điều khiển. DAC đơn điệu đảm bảo rằng việc tăng mã số tạo ra điện áp đầu ra tăng (hoặc ít nhất là không giảm). DAC không đơn điệu có thể gây ra chu trình giới hạn hoặc bất ổn trong hệ thống phản hồi. Tất cả các mã đầu ra phải có mặt—không thiếu mã—điều này yêu cầu DNL < 1 LSB trên toàn bộ dải nhiệt độ. Điều này quan trọng khi DAC điều khiển bộ truyền động van hoặc bộ điều khiển động cơ, nơi việc đảo chiều đầu ra có thể gây ra hiện tượng săn hoặc dao động.

6. Tiêu chuẩn Giao diện và Tích hợp Hệ thống

Việc lựa chọn giao diện kỹ thuật số ảnh hưởng đến độ phức tạp của bố cục bo mạch, tải bộ xử lý và thông lượng dữ liệu. Các ADC và DAC thu thập dữ liệu hiện đại hỗ trợ giao diện nối tiếp và song song với các đánh đổi khác nhau.

SPI (Giao diện ngoại vi nối tiếp) chiếm ưu thế trong thu thập dữ liệu tốc độ thấp đến trung bình, cung cấp các kết nối 4 dây đơn giản (MOSI, MISO, SCK, CS) với xung nhịp thường từ 1 MHz đến 50 MHz. Một ADC 16-bit lấy mẫu ở 1 MSPS yêu cầu 16 chu kỳ MCLK mỗi lần chuyển đổi cộng với chi phí phụ trội, dễ dàng đáp ứng bằng SPI 20 MHz. Nhiều thiết bị chia sẻ bus với từng lựa chọn chip riêng biệt, giảm thiểu số chân pin. SPI không có chức năng kiểm tra lỗi tích hợp, vì vậy các ứng dụng quan trọng thực hiện xác thực CRC trong firmware. Cấu hình chuỗi daisy-chain nối nhiều bộ chuyển đổi trên một bus SPI duy nhất, hữu ích trong các hệ thống có số kênh cao nhưng độ trễ tăng cao.

So sánh giao diện kỹ thuật số hiển thị kết nối SPI, I2C và song song

Giao diện song song cung cấp thông lượng tối đa cho các ứng dụng tốc độ cao, truyền đồng thời 8, 12 hoặc 16 bit cùng các tín hiệu điều khiển (đọc, ghi, chọn chip). Một ADC song song 16-bit cập nhật ở 10 MSPS chỉ cần 16 đường dữ liệu và logic điều khiển, đạt độ trễ dưới 100 ns. Sự đánh đổi nằm ở diện tích bo mạch—giao diện song song tiêu thụ 20+ chân so với 4 chân của SPI. ADC tốc độ cao hiện đại thường có đầu ra song song LVDS (Tín hiệu vi sai điện áp thấp), giúp giảm EMI và cho phép chiều dài đường mạch dài hơn so với bus song song một đầu.

Các cân nhắc ở cấp hệ thống bao gồm khả năng DMA (Direct Memory Access) của bộ xử lý để thu thập thông lượng cao mà không làm CPU quá tải, yêu cầu cách ly cho môi trường công nghiệp (bộ thu phát SPI cách ly hoặc optocoupler), và giải trình tự nguồn điện để ngăn chặn hiện tượng bị trễ (latch-up). Hệ thống đa bo mạch được hưởng lợi từ cấu trúc chuỗi hoặc đa kết nối giúp giảm thiểu độ phức tạp của kết nối, trong khi các ứng dụng an toàn quan trọng có thể yêu cầu đường dẫn thu nhận dự phòng kép với bộ chuyển đổi và logic bỏ phiếu độc lập.

7. Câu hỏi thường gặp

Tôi cần ADC độ phân giải nào cho ứng dụng đo lường của mình?

Yêu cầu về độ phân giải xuất phát từ ngân sách đo lường không chắc chắn. Tính toán sự thay đổi tín hiệu nhỏ nhất bạn cần phát hiện, sau đó đảm bảo nó đại diện ít nhất 3 đến 5 LSB để tránh nhiễu lượng tử chi phối quá trình đo. Đối với dải 0-10V cần độ phân giải 1 mV, ADC 12-bit (10V / 4096 = 2.44 mV/LSB) không đủ chi tiết — thay vào đó hãy chọn 14-bit (0.61 mV/LSB) hoặc 16-bit (0.15 mV/LSB). Tính đến sự lệch nhiệt độ, sai số tham chiếu và INL tiêu thụ các bit hiệu quả. Một ADC 16-bit với ±4 LSB INL thực tế hoạt động như 14-bit về độ chính xác tuyệt đối mặc dù vẫn giữ độ phân giải 16-bit.

Sự khác biệt giữa lấy mẫu ghép kênh và lấy mẫu đồng thời là gì, và khi nào tôi cần lấy mẫu đồng thời?

Các hệ thống ghép kênh lần lượt lấy mẫu từng kênh qua một ADC duy nhất, tạo ra độ lệch thời gian giữa các kênh bằng với thời gian chuyển đổi trên mỗi kênh. Điều này chấp nhận được khi tín hiệu thay đổi chậm hoặc mối quan hệ pha không quan trọng (giám sát môi trường, theo dõi điện áp pin). Lấy mẫu đồng thời thu thập tất cả các kênh chính xác vào cùng một thời điểm bằng cách sử dụng ADC đồng bộ, bảo toàn thông tin pha quan trọng cho phân tích công suất, chẩn đoán rung động với nhiều cảm biến gia tốc hoặc tạo chùm âm thanh. Nếu ứng dụng của bạn cần tính toán góc pha, hệ số công suất hoặc so sánh thời gian dạng sóng giữa các kênh, việc lấy mẫu đồng thời là điều thiết yếu.

Tôi nên chọn giao diện nào: SPI, I²C hay song song?

Việc lựa chọn giao diện phụ thuộc vào yêu cầu thông lượng dữ liệu, khả năng xử lý và giới hạn không gian bo mạch. SPI hỗ trợ thu thập dữ liệu tốc độ trung bình (10 kSPS đến 1 MSPS cho mỗi ADC) với kết nối 4 dây đơn giản và tương thích với hầu hết các vi điều khiển. I²C lý tưởng cho cấu hình và giám sát chậm (<10 kSPS) nơi việc giảm thiểu số chân là tối quan trọng. Giao diện song song là cần thiết cho các hệ thống tốc độ cao (>10 MSPS) khi băng thông bus nối tiếp trở nên hạn chế, chấp nhận sự đánh đổi từ 16 đến 20 chân mỗi thiết bị. Đánh giá xem bộ xử lý của bạn có hỗ trợ DMA cho giao diện đã chọn để giảm tải di chuyển dữ liệu từ quá trình thực thi CPU hay không.

Tôi cần thời gian ổn định DAC bao lâu cho ứng dụng điều khiển của mình?

Yêu cầu thời gian giải quyết xuất phát từ tốc độ cập nhật vòng điều khiển và biên độ ổn định. Việc cập nhật vòng điều khiển ở 1 kHz yêu cầu DAC phải ổn định trong phạm vi 1 ms (và tốt nhất là 100 μs để cho phép thực thi thuật toán điều khiển). Chỉ định thời gian ổn định vào dải độ chính xác quan trọng — một DAC 12-bit ổn định về ±1 LSB nhanh hơn so với ổn định về ±0.5 LSB. Đánh giá xem việc vượt quá mức có chấp nhận được không; Một số ứng dụng chịu được tiếng chuông khi đầu ra lắng xuống, trong khi những ứng dụng khác (điều khiển van, truyền động động cơ) yêu cầu lắng đơn điệu để tránh săn mồi. Luôn kiểm tra thời gian lắng ở nhiệt độ hoạt động và điều kiện tải, không chỉ các giá trị bảng dữ liệu điển hình ở 25°C với tải lý tưởng.

Bố trí PCB thể hiện việc nối đất và định tuyến nguồn đúng cách cho hệ thống thu thập dữ liệu

8. Kết luận

Việc lựa chọn ADC và DAC thành công cho hệ thống thu thập dữ liệu bắt đầu bằng việc xác định rõ ràng độ chính xác đo lường, băng thông tín hiệu và yêu cầu số lượng kênh trước khi duyệt bảng tham số. Đối với các ứng dụng đo chính xác tín hiệu DC hoặc tần số thấp, ADC sigma-delta mang lại độ phân giải cao nhất nhưng phải đánh đổi độ trễ chuyển đổi, trong khi kiến trúc SAR cân bằng độ phân giải lên đến 18 bit với tốc độ lấy mẫu đạt đến nhiều MSPS để thu thập dữ liệu đa năng. Khi mối quan hệ pha giữa nhiều kênh quan trọng — giám sát công suất, phân tích rung động hoặc điều khiển động cơ — các kiến trúc lấy mẫu đồng thời biện minh cho chi phí bổ sung thông qua độ chính xác đo lường được cải thiện.